Characterization of degradation induced by BTI, HCI, and OFF-State Stress, and of the Resistive Switching phenomenon in FD-SOI Ω-Gate NW-FET devices. Analysis of aging relaxation in ring oscillator circuits fabricated in 28 nm technology

Abstract

Els defectes en els transistors, com ara trampes d’interfície i trampes de volum, condueixen a variacions en el dispositiu i afecten la seva fiabilitat. Aquests defectes es fan més pronunciats amb la reducció de la mida de la tecnologia. Les variacions en paràmetres intrínsecs del transistor, com la tensió llindar (Vth) o la mobilitat (μ), tant després de la fabricació com al llarg del temps durant el funcionament del circuit, són causes principals de desviacions en el rendiment que poden impactar negativament en els circuits integrats (IC), reduint-ne la vida útil prevista. Aquestes desviacions han de ser caracteritzades i modelades estadísticament.

En aquest context, és essencial identificar les fonts més significatives dels fenòmens que afecten els MOSFETs moderns a escala nanomètrica. A més, cal descriure metodologies per caracteritzar experimentalment els dispositius i obtenir paràmetres precisos del transistor a causa de la degradació.

El treball presentat en aquesta tesi intenta avançar en aquesta línia. Així, es presenta una caracterització experimental dels principals mecanismes de fallada que tenen lloc en transistors FD-SOI (Fully Depleted Silicon On Insulator) de nanofils amb porta en forma d’Ω, utilitzant dielèctrics de constant elevada (high-k). S’estudia l’envelliment d’aquestes mostres degut a la inestabilitat de temperatura de polarització (BTI), la injecció de portadors energètics (HCI), l’estrès en estat apagat i la ruptura dielèctrica. També s’ha observat i analitzat la reversibilitat de la ruptura dielèctrica, coneguda com a fenomen de commutació resistiva, en aquesta tesi.

Los defectos en los transistores, como las trampas de interfaz y las trampas de volumen, generan variaciones en el dispositivo y afectan su fiabilidad. Estos defectos se hacen más evidentes con la reducción en el tamaño de la tecnología. Las variaciones en parámetros intrínsecos del transistor, como la tensión umbral (Vth) o la movilidad (μ), tanto después de la fabricación como a lo largo del tiempo durante el funcionamiento del circuito, son causas principales de desviaciones en el rendimiento que pueden afectar negativamente a los circuitos integrados (IC), reduciendo su vida útil prevista. Estas desviaciones deben ser caracterizadas y modeladas estadísticamente.

En este contexto, es esencial identificar las fuentes más significativas de los fenómenos que afectan a los MOSFETs modernos a escala nanométrica. Además, deben describirse metodologías para caracterizar experimentalmente los dispositivos con el fin de obtener parámetros precisos del transistor debido a la degradación.

El trabajo presentado en esta tesis intenta avanzar en esta dirección. Así, se presenta una caracterización experimental de los principales mecanismos de fallo que se producen en transistores FD-SOI (Fully Depleted Silicon On Insulator) de nanohilos con puerta en forma de Ω, utilizando dieléctricos de alta constante (high-k). Se estudia el envejecimiento de estas muestras debido a la Inestabilidad por Temperatura de Polarización (BTI), Inyección de Portadores Calientes (HCI), estrés en estado apagado y ruptura dieléctrica. También se ha observado y analizado la reversibilidad de la ruptura dieléctrica, conocida como fenómeno de conmutación resistiva, en esta tesis.

Defects in transistors, such as interface traps and bulk traps, lead to device variations and impact reliability. They become more pronounced with the reduction in technology size. Variations in intrinsic transistor parameters, such as threshold voltage (Vth) or mobility (μ), both after fabrication and over time during circuit operation, are primary causes of performance deviations that can negatively impact integrated circuit (IC) reducing their intended lifetimes. These deviations must be statistically characterized and modelled. In this context, it is essential to identify the most significant sources of phenomena affecting modern nanometer-scale MOSFETs. Furthermore, methodologies for experimentally characterizing devices to obtain precise transistor parameters due to degradation must be described. The work presented in this thesis tries to advance in this way. Thus, an experimental characterization of the main failure mechanisms that take place in fully depleted silicon on insulator (FD-SOI) Ω-gate nanowire FETs using high-k dielectric is presented. Aging of these samples due to Bias Temperature Instability (BTI), Hot Carrier Injection (HCI), Off-state stress and dielectric breakdown are studied. The reversibility of the dielectric breakdown also known as resistive switching phenomenon, has also been observed and analyzed in this thesis.