System-on-chip architecture for secure sub-microsecond synchronization systems

Aquesta tesi apareix a les col·leccions següents