Validación por inyección de fallos en VHDL de la arquitectura TTA.

Aquesta tesi apareix a les col·leccions següents