Validación de la arquitectura TTA mediante inyección física de fallos a nivel de PIN.

Aquesta tesi apareix a les col·leccions següents