Uso eficiente de aritmética redundante en FPGAs

Abstract

Hasta hace pocos años, la utilización de aritmética redundante en FPGAs habíasido descartada por dos razones principalmente. En primer lugar, por el buenrendimiento que ofrecían los sumadores de acarreo propagado, gracias a la lógica dede acarreo que poseían de fábrica y al pequeño tamaño de los operandos en lasaplicaciones típicas para FPGAs. En segundo lugar, el excesivo consumo de área quelas herramientas de síntesis obtenían cuando mapeaban unidades que trabajan en carrysave.En este trabajo, se muestra que es posible la utilización de aritmética redundantecarry-save en FPGAs de manera eficiente, consiguiendo un aumento en la velocidad deoperación con un consumo de recursos razonable. Se ha introducido un nuevo formatoredundante doble carry-save y se ha demostrado que la manera óptima para larealización de multiplicadores de elevado ancho de palabra es la combinación demultiplicadores empotrados con sumadores carry-save.

Till a few years ago, redundant arithmetic had been discarded to be use in FPGAmainly for two reasons. First, the efficient results obtained using carry-propagate addersthanks to the carry-logic embedded in FPGAs and the small sizes of operands in typicalFPGA applications. Second, the high number of resources that the synthesis toolsutilizes to implement carry-save circuits.In this work, it is demonstrated that carry-save arithmetic can be efficiently usedin FPGA, obtaining an important speed improvement with a reasonable area cost. Anew redundant format, double carry-save, has been introduced, and the optimalimplementation of large size multipliers has been shown based on embedded multipliersand carry-save adders.