Uso eficiente de aritmética redundante en FPGAs

Aquesta tesi apareix a les col·leccions següents